

*O*perating
*S*ystem
*G*roup

TUHH
Technische Universität Hamburg

BSB – Übung 3: Pro-/Epilogmodell

Yannick Loeck

2022-05-11



BSB - HÜ3

Interrupts lange sperren erzeugt Latenzen.

Worum geht es in der Übung heute:

- Aufteilen von Interrupt-Behandlung
- Prolog und Epilog



Main

```
while (1) {  
    download_more_ram();  
    print_ram_contents();  
}
```



Main

```
while (1) {  
    download_more_ram();  
    print_ram_contents();  
}
```

ISR

```
on_critical_temp() {  
    throttle();  
    print_info();  
}
```

- Gemeinsame Daten durch Ausgabe



Main

```
while (1) {  
    download_more_ram();  
    cli();  
    print_ram_contents();  
    sti();  
}
```

→
block

ISR

```
on_critical_temp() {  
    throttle();  
    print_info();  
}
```

- Problem: Worst Case Execution Time von `print_ram_contents`



Main

```
while (1) {  
    download_more_ram();  
    print_ram_contents();  
}
```

ISR

```
prologue() {  
    throttle(); // HW  
    return true;  
}  
  
epilogue() {  
    print_info(); // SW  
}
```

- Auftrennung der ISR
- Schneller Hardwareteil (jederzeit)




Main

```
while (1) {  
    download_more_ram();  
    enter();  
    print_ram_contents();  
    leave();  
}
```

ISR

```
prologue() {  
    throttle(); // HW  
    return true;  
}  
  
epilogue() {  
    print_info(); // SW  
}
```



- Auftrennung der ISR
- Schneller Hardwareteil (jederzeit)
- Langsamer Softwareteil (synchron)



Harte Synchronisation `cli`, `sti`


E0 und E1 auf *einer CPU*

<code>cli</code> , <code>sti</code>	Precise IRQ	Atomics
Hardware		



Harte Synchronisation `cli, sti` E0 und E1 auf *einer CPU*


Spinlocks `lock, unlock` mehrere CPUs





Harte Synchronisation `cli, sti` E0 und E1 auf *einer CPU*


Spinlocks `lock, unlock` mehrere CPUs





Harte Synchronisation `cli, sti` E0 und E1 auf *einer CPU*

Spinlocks `lock, unlock` mehrere CPUs






Prolog


- Von der HW aktiviert
- Interrupts gesperrt
- Latenzreduzierung
- Kann Epilog anfordern

Epilog


- Folge einer Prologausführung
- Interrupts aktiv
- Ausführung greedy
- Maximal ein Epilog gleichzeitig
- Epiloge auf selber CPU wie Prolog




- Anwendungsfluss auf E0
- Prologe (kritischer Teil der ISR) auf E1, Interrupts deaktiviert
- Epiloge (*optionaler* Rest der ISR) auf E $\frac{1}{2}$




- Interrupt: Wechsel auf E1
- `interrupt_handler` startet Prolog




- Prolog gibt boolean zurück
- 0: Rückkehr zu E_0
- 1: Epilog angefordert, relay




- Epilog kehrt mit `leave` zu E0 zurück




- Kritischen Abschnitt auf $E_{\frac{1}{2}}$ verschieben
- kout nur noch auf Epilogebeune
- Von E_0 zu $E_{\frac{1}{2}}$ mit enter




- Rückkehr wieder mit leave




- Auf E $\frac{1}{2}$ kann Interrupt auftreten
- Laufender kritischer Abschnitt unterbrochen




- Ausführung des neuen Prologs




- Unterbrochene Ausführung wird fortgesetzt
- run-to-completion, greedy
- Danach leave
- Prüft ob noch Epiloge da sind und führt sie aus



- Unterbrochene Ausführung wird fortgesetzt
- run-to-completion, greedy
- Danach `leave`
- Prüft ob noch Epiloge da sind und führt sie aus



- Unterbrochene Ausführung wird fortgesetzt
- run-to-completion, greedy
- Danach leave
- Prüft ob noch Epiloge da sind und führt sie aus



- Wenn alle Epiloge fertig sind: Rückkehr zu E0



Wir brauchen Funktionen:

- relay: Von Prolog zu Epilog
- enter: Von E_0 zu $E_{\frac{1}{2}}$
- leave: Verbleibende Epiloge ausführen, zurück zu E_0


Und Datenstrukturen:

- Möglichkeit Epiloge zu speichern:
Verkettete Liste für Gate-Objekte (pro CPU)
- Unterscheiden ob wir auf E_0 oder $E_{\frac{1}{2}}$ unterbrochen wurden:
1 bit $E_{\frac{1}{2}}$ -Anzeige (pro CPU)
- (Spin-/Ticket-)Lock, da nur eine CPU gleichzeitig auf $E_{\frac{1}{2}}$ sein darf



```
Queue<Gate> queue;  
queue.enqueue(&Keyboard);
```


- Templated einfach verkettete Liste
- next-Pointer in den Gate-Objekten (kein zusätzliches malloc)
- "Magisches Element": Gate* queue_link
- Jedes Element kann also nur ein mal in einer Liste sein





```
Queue<Gate> queue0(0), queue1(1); // MPStuBS  
queues[Core::getID()].enqueue(&Keyboard);
```

- Templated einfach verkettete Liste
- next-Pointer in den Gate-Objekten (kein zusätzliches malloc)
- "Magisches Element": Gate* queue_link
- Jedes Element kann also nur ein mal in einer Liste sein





Funktionen von Guard



Ablauf von Prolog und Epilog in StuBS

E0

$E_{\frac{1}{2}}$ —

E1

- Auf E0 und $E_{\frac{1}{2}}$ sind Interrupts aktiv
- Hier: Interrupt auf $E_{\frac{1}{2}}$




E0

E $\frac{1}{2}$

implicit
cli

E1



- Keine Interrupts auf E1




E0

E₂¹

implicit
cli

E1



- Handler ruft Prolog auf
- Annahme hier: Epilog angefordert




E0

$E\frac{1}{2}$

implicit
cli


E1




- Kritischer Teil von Interrupt mit Prolog beendet: EOI
- relay handelt abhängig von unterbrochener Ebene




E0




- Wurde $E_{\frac{1}{2}}$ unterbrochen: Epilog in queue einhängen
- Alter Epilog soll erst fortgesetzt werden




- Wurde E0 unterbrochen: Wechsel auf E $\frac{1}{2}$
- Ausführung des Epilogs




- $E_{\frac{1}{2}}$ kann unterbrochen werden
- Zwischendurch können Interrupts kommen
- Queue prüfen



- Epilog aus queue in Schleife ausführen



- Queue leer: Wechsel zurück auf E0




Ebene 1 hat Arbeit für Ebene $\frac{1}{2}$

- Je nach unterbrochener Ebene
- E0: Ebene $\frac{1}{2}$ betreten, Epilog ausführen
- E $\frac{1}{2}$: Epilog in queue einhängen



Guard::enter()




Wechsel von Ebene 0 auf Ebene $\frac{1}{2}$

- `E1/2`-Anzeige setzen (auf der aktuellen CPU)
- Lock nehmen



Guard::leave()



Wechsel von Ebene $\frac{1}{2}$ auf Ebene 0


- Epilogue aus der Liste ausführen bis diese leer ist
- $E_{\frac{1}{2}}$ -Anzeige löschen (auf der aktuellen CPU)
- Lock freigeben



Problem bei leave



- Wir prüfen Bedingung und handeln *danach* abhängig vom Wert




- Wir prüfen Bedingung und handeln *danach* abhängig vom Wert
- Bedingung kann sich dazwischen ändern
- Dann könnte neuer Epilog verloren gehen

Lost-Wakeup-Problem

Kann bei Interrupts immer auftreten.

Check und leave muss atomar sein (z.B. Harte Synchronisation)



- Wir prüfen Bedingung und handeln *danach* abhängig vom Wert
- Bedingung kann sich dazwischen ändern
- Dann könnte neuer Epilog verloren gehen

Lost-Wakeup-Problem

Kann bei Interrupts immer auftreten.

Check und leave muss atomar sein (z.B. Harte Synchronisation)



- `leave` am Ende nicht vergessen
- `Guarded` kann das erleichtern
- Ruft `enter` und `leave` in Konstruktor und Destruktor auf

```
{  
    enter();  
    // Code  
    leave()  
}
```



- `leave` am Ende nicht vergessen
- `Guarded` kann das erleichtern
- Ruft `enter` und `leave` in Konstruktor und Destruktor auf
- Resource Acquisition is Initialization

```
{  
    Guarded g;  
    // Code  
} // Impliziter Destruktor-Aufruf
```



- Gate-Objekte: prologue und epilogue statt trigger
- Interrupt-Handler anpassen
- Guard und Guarded implementieren
- Test-Anwendung von A2 nur noch mit Guarded schützen

Achtung

Wenig Code, dafür sehr fehleranfällig.